절연 측정 체인을 갖춘 정밀 션트를 사용하십시오. 고전압 배터리 평가 장비에서 션트는 주 DC 경로와 직렬로 설치되며, 측정 시스템은 션트의 작은 차동 전압 강하를 통해 전류를 결정합니다. 션트는 제어 전자 장치와 비교하여 높은 공통 모드 전위(common-mode potential)에 있을 수 있으므로, 설계 시 일반적으로 감지 회로, ADC, 전원 공급 장치 및 제어 CPU 간의 갈바닉 절연(galvanic isolation)이 필요합니다. 고해상도 샘플링 및 시간 적분은 암페어-시간(Ah) 카운팅, 용량 추적, SOC 추정 및 순간 전력 계산을 지원합니다.
필요한 아키텍처는 정밀 차동 션트 측정 프런트 엔드와 고해상도 신호 변환 및 갈바닉 절연입니다. 절연 경계는 신호 경로와 전력 경로를 모두 고려해야 합니다. 그렇지 않으면 고품질 ADC만으로는 저전압 제어 시스템을 보호할 수 없습니다.
션트에 절연 아키텍처가 필요한 이유
측정은 차동 방식이지만 시스템은 그렇지 않음
션트는 일반적으로 전류에 비례하는 작은 전압을 생성합니다:
[ V_{\text{shunt}} = I \times R_{\text{shunt}} ]
관심 대상 전압은 션트 단자 간의 차이입니다. 그러나 두 단자 모두 CPU, 통신 인터페이스 또는 저전압 접지와 비교하여 상당한 공통 모드 전압에 있을 수 있습니다.
따라서 차동 측정만으로는 자동으로 갈바닉 절연이 제공되지 않습니다. 프런트 엔드는 작은 차동 신호를 유지하면서 배터리 측의 공통 모드 전압을 견뎌야 합니다.
션트 위치가 절연 요구 사항을 결정
로우 사이드(Low-side) 션트는 단자 중 하나를 배터리 음극 기준점 근처에 배치하여 아날로그 인터페이스를 단순화할 수 있습니다. 그러나 이는 시스템의 접지 기준을 방해할 수 있으며 모든 배터리 토폴로지에 적합하지는 않습니다.
하이 사이드(High-side) 션트는 부하의 시스템 복귀 연결을 유지하지만 감지 회로를 더 높은 공통 모드 전압에 배치합니다. 이는 일반적으로 고공통 모드 차동 증폭기, 절연 증폭기, 절연 ADC 또는 이와 동등한 절연 측정 아키텍처를 요구합니다.
따라서 "션트가 전체 배터리 시스템 전위에서 작동한다"는 문구는 토폴로지에 따라 다릅니다. 중요한 설계 사실은 측정된 션트 신호가 수 밀리볼트에 불과하더라도 감지 전자 장치가 위험하거나 높은 공통 모드 전압에 노출될 수 있다는 점입니다.
필수 신호 처리 체인
정밀 션트 및 켈빈 연결
션트는 저항 허용 오차, 온도 계수, 정격 전력 및 펄스 성능을 고려하여 선택된 안정적인 저인덕턴스 정밀 합금 저항이어야 합니다.
가능한 경우 켈빈(Kelvin) 또는 4선식 연결을 사용해야 합니다. 별도의 포스(force) 및 센스(sense) 연결을 사용하면 전류가 흐르는 PCB 트레이스와 연결 저항이 측정 전압의 일부가 되는 것을 방지할 수 있습니다.
또한 션트의 크기를 신중하게 조정해야 합니다. 저항이 낮을수록 전력 손실과 발열은 줄어들지만 신호가 작아져 증폭기, ADC, 레이아웃 및 노이즈 필터링에 대한 요구 사항이 높아집니다.
차동 증폭 및 보호
션트 전압은 일반적으로 변환 전에 전용 차동 프런트 엔드가 필요합니다. 이 단계는 다음을 제공해야 합니다:
- 높은 공통 모드 제거비(CMRR)
- 예상 전류 범위에 맞는 정의된 이득
- 스위칭 과도 현상 및 배선 결함에 대한 입력 보호
- 인버터, 충전기 및 접촉기 노이즈에 대한 필터링
- 정확한 충전 적분을 위한 낮은 오프셋 및 드리프트
증폭기는 배터리의 전압 및 전류 작동 범위 전체에서 입력 공통 모드 및 출력 스윙 제한 내에 유지되어야 합니다. 보호 부품 및 필터는 두 센스 입력 간에 과도한 불균형을 초래하지 않도록 선택해야 합니다.
고해상도 변환
시스템이 넓은 동적 범위에서 작은 전류를 분해해야 하는 경우 24비트 델타-시그마 컨버터와 같은 고해상도 ADC가 적합할 수 있습니다. 델타-시그마 컨버터는 유용한 노이즈 셰이핑 및 디지털 필터링 특성도 제공합니다.
그러나 공칭 해상도가 곧 사용 가능한 해상도는 아닙니다. SOC 정확도는 유효 비트 수, 오프셋 안정성, 이득 정확도, 샘플링 타이밍, 기준 안정성 및 아날로그 레이아웃의 품질에 따라 달라집니다.
초당 4,000 샘플과 같은 샘플링 속도는 동적 배터리 테스트 동작을 캡처하고 순간 전력을 계산하는 데 적합할 수 있습니다. 필요한 속도는 보편적인 사양으로 취급하기보다는 가장 빠른 전류 과도 현상, 제어 루프 요구 사항 및 안티앨리어싱 설계에 따라 결정되어야 합니다.
전압 및 전류 샘플링 동기화
전류 및 배터리 전압 측정은 공통 타이밍 기준 또는 알려진 시간 관계를 사용해야 합니다. 순간 전력은 다음과 같이 계산됩니다:
[ P(t) = V_{\text{battery}}(t) \times I(t) ]
빠른 과도 현상 동안 두 채널이 실질적으로 다른 시간에 샘플링되면, 각 채널이 개별적으로 정확하더라도 계산된 전력에 오류가 포함될 수 있습니다.
동기화된 측정은 에너지 추적을 개선하고 전류 이벤트를 충전기, 부하 및 보호 동작과 연관시키는 데 도움이 됩니다.
갈바닉 절연 경계의 위치
절연 ADC 또는 절연 디지털 데이터 링크
한 가지 강력한 아키텍처는 아날로그 프런트 엔드와 ADC를 절연 장벽의 배터리 측에 배치하는 것입니다. 변환된 데이터는 절연 디지털 인터페이스나 적절한 절연 통신 링크를 통해 장벽을 넘습니다.
이 접근 방식은 민감한 아날로그 신호를 션트와 물리적으로 가깝게 유지하며 밀리볼트 수준의 신호를 긴 절연 경계를 넘어 전송하는 것을 방지합니다. 절연 장치는 필요한 작동 전압, 과도 정격, 연면 거리, 공간 거리, 타이밍 및 전자기 호환성 요구 사항을 충족해야 합니다.
접지 기준 ADC 이전의 절연 증폭기
또 다른 아키텍처는 차동 션트 증폭기 이후에 절연 증폭기나 절연 아날로그 신호 장치를 사용합니다. 제어 측 ADC는 절연된 출력을 측정합니다.
이는 기존 제어 플랫폼과 통합될 수 있지만, 절연 증폭기의 오프셋, 선형성, 대역폭, 온도 드리프트 및 출력 노이즈가 전류 측정 오차 예산의 일부가 됩니다.
감지 전자 장치를 위한 절연 전원
절연 장벽에는 신호 경로뿐만 아니라 전력 경로도 포함되어야 합니다. 배터리 측 증폭기, ADC, 기준 및 관련 회로는 제어 장치의 접지를 공유할 수 없는 경우 절연 전원 공급 장치가 필요합니다.
절연 DC/DC 컨버터 및 신호 절연기를 가로지르는 기생 커패시턴스는 여전히 공통 모드 과도 전류를 전달할 수 있습니다. 따라서 전력 아키텍처에는 적절한 필터링, 차폐, 접지 및 과도 전류 관리가 필요합니다.
광 커플러 및 현대적 대안
고속 광 커플러는 특히 기존 절연 인터페이스가 이미 존재하는 경우 필요한 디지털 절연을 제공할 수 있습니다. 이들의 전파 지연, 채널 매칭, 온도 동작 및 데이터 속도 제한을 고려해야 합니다.
다른 절연 디지털 기술이 더 나은 타이밍 일관성이나 낮은 전력을 제공할 수 있지만, 선택은 절연 방법 자체보다는 필요한 절연 등급, 과도 면역성, 대역폭 및 시스템 인증 요구 사항을 기반으로 해야 합니다.
아키텍처가 SOC 추정을 지원하는 방법
암페어-시간 카운팅
기본 충전량 추정치는 측정된 전류를 시간에 따라 적분하여 얻습니다:
[ Q = \int I(t),dt ]
이산 형식:
[ Q_k = Q_{k-1} + I_k \Delta t ]
이를 쿨롱 카운팅(coulomb counting) 또는 암페어-시간 카운팅이라고 합니다. 전류 샘플은 신뢰할 수 있는 시간 기준, 일관된 부호 규칙 및 누적 오류를 방지하기에 충분히 낮은 오프셋을 가져야 합니다.
용량 추적
적분된 전류는 평가 주기 동안 배터리에 들어오고 나가는 전하를 추적하는 데 사용됩니다. 누적된 전하를 전압, 온도, 주기 상태 및 테스트 제한과 비교하여 용량 특성화를 지원합니다.
션트 측정은 독립적으로 실제 SOC를 결정하지 않습니다. 이는 SOC 추정기에 중요한 입력 하나를 제공하며, 추정기의 정확도는 초기 SOC, 배터리 이력, 충전 효율, 온도, 자기 방전 및 선택된 배터리 모델에 따라 달라집니다.
오프셋 및 드리프트 보상
작은 전류 측정 오프셋은 긴 적분 기간 후에 상당한 SOC 오류가 됩니다. 따라서 설계에는 제로 전류 보정, 오프셋 모니터링, 온도 특성화 및 테스트 절차가 허용하는 경우 주기적인 보정이 포함되어야 합니다.
이득 오류는 누적 전하의 규모에 영향을 미치고, 오프셋 오류는 경과 시간에 따라 증가하는 오류를 생성합니다. 이 두 가지 유형의 오류는 별도로 분석되어야 합니다.
트레이드오프 이해
해상도 대 전력 손실
더 큰 션트 저항은 더 큰 측정 가능한 전압을 생성하며 신호 대 잡음 성능을 향상시킬 수 있습니다. 또한 (I^2R) 손실, 자체 발열, 전압 강하 및 배터리 테스트에 대한 방해를 증가시킵니다.
더 작은 션트는 삽입 손실을 줄이지만 더 조용하고 낮은 오프셋의 신호 체인을 요구합니다. 올바른 값은 정확도, 열 동작, 효율성 및 허용 가능한 테스트 경로 전압 강하 간의 시스템 수준 타협점입니다.
대역폭 대 노이즈
높은 샘플링 속도와 넓은 아날로그 대역폭은 과도 현상 가시성을 향상시킵니다. 또한 더 많은 스위칭 노이즈를 허용하며 레이아웃, 차폐 및 안티앨리어싱 약점에 측정을 더 민감하게 만들 수 있습니다.
SOC 적분의 경우 일반적으로 최대 대역폭보다 안정적이고 잘 특성화된 측정이 더 중요합니다. 보호 또는 동적 특성화를 위해서는 더 높은 대역폭이 필요할 수 있으며, 잠재적으로 별도의 측정 경로가 필요할 수 있습니다.
절연 대 복잡성
갈바닉 절연은 저전압 제어 시스템을 보호하고 감지 전자 장치가 배터리 측 전위에서 부유(float)할 수 있도록 합니다. 이는 절연 전원 공급 장치, 절연 부품, 레이아웃 제약, 지연 시간, 부품 허용 오차 및 추가 검증 요구 사항을 추가합니다.
절연은 완전한 신호 및 전력 하위 시스템으로 설계되어야 합니다. 의도치 않은 접지, 차폐, 전원 또는 통신 복귀 경로를 남겨둔 채 데이터 라인만 절연하면 의도한 안전 경계가 무력화될 수 있습니다.
해상도 대 변환 지연
델타-시그마 ADC는 우수한 저주파 해상도를 제공할 수 있지만, 디지털 필터는 지연 시간과 정착 동작을 도입합니다. 이는 많은 SOC 및 용량 계산에는 허용되지만, 별도의 더 빠른 경로가 제공되지 않는 한 가장 빠른 보호 루프에는 부적합할 수 있습니다.
제어 아키텍처는 타이밍 요구 사항이 다를 때 정확한 에너지/SOC 측정과 빠른 결함 대응을 구분해야 합니다.
피해야 할 일반적인 함정
공칭 ADC 비트를 SOC 정확도로 취급
24비트 ADC가 24비트의 유용한 전류 정보를 보장하지는 않습니다. 션트 허용 오차, 증폭기 오프셋, 열 드리프트, 기준 오류, 공통 모드 효과, PCB 누설 및 디지털 필터링이 모두 최종 결과에 기여합니다.
전체 오차 예산은 최소, 공칭 및 최대 전류 범위에서 평가되어야 합니다.
열 효과 무시
션트 저항은 온도에 따라 변하며, 션트는 고전류 테스트 중에 스스로 상당히 가열될 수 있습니다. 이는 주어진 전류에 대한 측정 전압을 변경하고 체계적인 SOC 및 용량 오류를 생성할 수 있습니다.
열 설계, 저항 특성화 및 온도 보상은 측정 아키텍처의 일부로 고려되어야 합니다.
보정되지 않은 오프셋 적분
작은 잔류 오프셋이라도 큰 충전 오류로 누적될 수 있습니다. 용량이나 SOC 결론을 위해 쿨롱 카운팅에 의존하기 전에 제로 전류 보정 및 장기간 드리프트 테스트가 필수적입니다.
안티앨리어싱 또는 타이밍 제어 없는 샘플링
스위칭 컨버터, PWM 인버터, 접촉기 및 테스트 고정 장치 배선은 샘플링된 전류 신호로 앨리어싱되는 고주파 성분을 도입할 수 있습니다. 아날로그 필터링, 적절한 ADC 구성 및 제어된 샘플링 타이밍이 필요합니다.
전력 및 에너지를 계산할 때 전압 및 전류 채널도 시간 정렬되어야 합니다.
목표에 맞는 올바른 선택
적절한 아키텍처는 우선순위가 안전한 측정, 정밀한 SOC 적분, 빠른 과도 현상 캡처 또는 낮은 삽입 손실인지에 따라 다릅니다.
- 주요 초점이 갈바닉 안전인 경우: 필요한 경우 감지 전자 장치를 배터리 측에 배치하고, 절연 전원을 사용하며, 검증된 절연 장벽을 통해 측정 데이터를 전송하십시오.
- 주요 초점이 SOC 및 용량 정확도인 경우: 정밀 켈빈 연결 션트, 낮은 오프셋 차동 신호 체인, 고해상도 ADC, 안정적인 타이밍 및 보정된 전류 적분을 사용하십시오.
- 주요 초점이 순간 전력 및 동적 테스트인 경우: 전압 및 전류 샘플링을 동기화하고, 충분한 대역폭을 선택하며, 가장 빠른 관련 과도 현상을 중심으로 안티앨리어싱을 설계하십시오.
- 주요 초점이 테스트 경로 손실 최소화인 경우: 더 낮은 저항의 션트를 사용하고 더 낮은 노이즈, 더 낮은 드리프트 프런트 엔드로 보상하며 열 및 보정 성능을 검증하십시오.
- 주요 초점이 빠른 보호인 경우: 고해상도 델타-시그마 경로에만 의존하지 마십시오. 지연 시간이 보호 요구 사항과 일치하는 측정 또는 비교기 경로를 제공하십시오.
잘 설계된 션트 시스템은 절연, 아날로그 정확도, 샘플링 동작, 열 안정성 및 SOC 알고리즘을 독립적인 구성 요소가 아닌 하나의 측정 아키텍처로 취급합니다.
요약 표:
| 아키텍처 구성 요소 | 주요 요구 사항 | 일반적인 접근 방식 |
|---|---|---|
| 션트 구성 | 저인덕턴스, 정밀 합금, 켈빈 연결 | 오류를 줄이기 위한 4선식 연결 |
| 차동 프런트 엔드 | 높은 CMRR, 낮은 오프셋, 입력 보호 | 필터링이 포함된 계측 증폭기 |
| ADC | 높은 해상도 및 동적 범위 | 24비트 델타-시그마 ADC |
| 절연 장벽 | 신호 및 전력을 위한 갈바닉 절연 | 절연 ADC 또는 절연 DC/DC가 포함된 디지털 절연기 |
| 샘플링 동기화 | 전압 및 전류의 시간 정렬 | 공유 타이밍 기준 |
| 보정 | 오프셋 및 이득 보정 | 주기적인 제로 전류 보정 |
KINTEK의 고급 실험실 장비로 정확하고 안전한 배터리 테스트를 보장하십시오. 당사의 정밀 션트 측정 및 절연 솔루션은 최적의 SOC 추정을 위해 설계되었습니다. 배터리 평가 시스템을 향상시키려면 지금 당사 전문가에게 문의하십시오. 지금 문의하기.